فناوری جدید بلژیکی برای ساخت تراشه‌های قدرتمندتر هوش مصنوعی

مؤسسه پژوهشی imec در بلژیک از دستیابی به مرحله تازه‌ای در توسعه فناوری اتصال تراشه‌های پیشرفته خبر داده است. این مؤسسه روز ۱۰ نوامبر ۲۰۲۶ اعلام کرد که جریان مرجع فرایند ساخت نوعی لایه اتصال سیلیکونی را در پروژه اروپایی NanoIC آماده کرده است؛ فناوری‌ای که قرار است طراحی پردازنده‌های متشکل از چند تراشه کوچک‌تر را برای دانشگاه‌ها، استارتاپ‌ها و شرکت‌های نیمه‌رسانا در اروپا دسترس‌پذیرتر کند.

این لایه که با نام Silicon Interposer شناخته می‌شود، میان تراشه‌های پردازشی، حافظه و بخش‌های مختلف یک سامانه الکترونیکی قرار می‌گیرد و امکان ایجاد تعداد زیادی اتصال بسیار ریز را فراهم می‌کند. در طراحی معرفی‌شده، فاصله اتصالات موسوم به میکروبامپ می‌تواند به ۲۰ میکرومتر برسد؛ اندازه‌ای معادل دوصدم میلی‌متر.

اهمیت این پیشرفت در زمانی بیشتر مشخص می‌شود که صنعت نیمه‌رسانا به‌طور فزاینده‌ای به سمت استفاده از چیپلت‌ها حرکت کرده است. چیپلت‌ها تراشه‌های کوچک و تخصصی هستند که در کنار یکدیگر قرار می‌گیرند و مجموعه‌ای بزرگ‌تر را تشکیل می‌دهند.

imec می‌خواهد در اوایل سال ۲۰۲۷ کیت طراحی فرایند این فناوری را منتشر کند تا گروه‌های واجد شرایط بتوانند پیش از ورود به مرحله ساخت فیزیکی، طرح‌های خود را بررسی کنند.

البته این اطلاعیه به معنی تولید انبوه یک پردازنده جدید نیست. آنچه اکنون آماده شده، مبنای فنی فرایند ساخت و توسعه ابزارهای طراحی است؛ مرحله‌ای که می‌تواند راه را برای ساخت نمونه‌های آزمایشی در آینده باز کند.

چرا صنعت تراشه به سمت چیپلت‌ها حرکت می‌کند؟

برای سال‌ها، یکی از روش‌های افزایش توان پردازش ساخت تراشه‌های پیچیده‌تر با تعداد بیشتری ترانزیستور بوده است.

اما بزرگ‌تر شدن تراشه مشکلاتی ایجاد می‌کند.

هرچه مساحت یک قطعه سیلیکونی افزایش پیدا کند، احتمال وجود نقص در بخشی از آن نیز می‌تواند بر بازده تولید تأثیر بگذارد. از سوی دیگر، تولید همه اجزا با یک فناوری ساخت پیشرفته همیشه ضروری یا اقتصادی نیست.

برای مثال، ممکن است بخش پردازشی به ترانزیستورهای بسیار پیشرفته نیاز داشته باشد، اما کنترل‌کننده ورودی و خروجی بتواند با فرایند ساخت ارزان‌تر تولید شود.

چیپلت‌ها به مهندسان اجازه می‌دهند این بخش‌ها را جداگانه طراحی کنند و سپس در یک مجموعه قرار دهند.

در چنین معماری‌ای، هر قطعه می‌تواند وظیفه مشخصی داشته باشد. یکی پردازش اصلی را انجام می‌دهد، دیگری ارتباطات را مدیریت می‌کند و بخش دیگری در کنار حافظه فعالیت دارد.

اما تقسیم یک تراشه بزرگ به چند قطعه کوچک‌تر فقط زمانی مفید خواهد بود که اجزا بتوانند با سرعت مناسب با یکدیگر ارتباط برقرار کنند.

اگر انتقال اطلاعات میان آن‌ها کند یا پرمصرف باشد، بخشی از مزیت معماری جدید از بین می‌رود.

اینجاست که فناوری‌های اتصال پیشرفته مانند اینترپوزر سیلیکونی اهمیت پیدا می‌کنند.

اینترپوزر سیلیکونی دقیقاً چیست؟

اینترپوزر لایه‌ای است که میان چند تراشه و زیرلایه اصلی مجموعه قرار می‌گیرد.

می‌توان آن را شبیه یک شبکه ارتباطی بسیار متراکم تصور کرد که وظیفه دارد سیگنال‌های الکتریکی را میان قطعات مختلف منتقل کند.

البته اینترپوزر با مادربرد رایانه تفاوت زیادی دارد.

اتصالات روی مادربرد در ابعاد نسبتاً بزرگ‌تری ساخته می‌شوند، در حالی که مسیرهای ارتباطی اینترپوزر می‌توانند بسیار ظریف باشند.

در طراحی‌های پیشرفته، چند چیپلت روی این لایه قرار می‌گیرند و مسیرهای فلزی درون آن، ارتباط میان آن‌ها را فراهم می‌کنند.

برای مثال، یک شتاب‌دهنده هوش مصنوعی ممکن است از چند بخش پردازشی در کنار حافظه پهن‌باند بالا استفاده کند.

پردازنده باید حجم بزرگی از داده را از حافظه دریافت و پس از پردازش دوباره منتقل کند.

اگر فاصله فیزیکی و طول مسیرهای ارتباطی کاهش پیدا کند، می‌توان شرایط مناسب‌تری برای انتقال داده با سرعت بالا فراهم کرد.

اینترپوزر سیلیکونی یکی از فناوری‌هایی است که برای ایجاد چنین ارتباطاتی به کار می‌رود.

با این حال، استفاده از آن به‌تنهایی تضمین‌کننده افزایش سرعت همه پردازنده‌ها نیست. نتیجه نهایی به معماری تراشه‌ها، طراحی ارتباطات و ویژگی‌های سایر اجزا بستگی دارد.

فاصله ۲۰ میکرومتری اتصالات چه اهمیتی دارد؟

یکی از مشخصات مهم پلتفرم جدید imec، پشتیبانی از میکروبامپ‌هایی با فاصله مرکزی تا ۲۰ میکرومتر است.

میکروبامپ‌ها اتصالات بسیار کوچکی هستند که برای برقرار کردن ارتباط مکانیکی و الکتریکی میان تراشه‌ها یا لایه‌های بسته‌بندی استفاده می‌شوند.

وقتی فاصله میان این اتصالات کمتر شود، امکان قرار دادن تعداد بیشتری اتصال در سطح مشخص فراهم می‌شود.

این موضوع برای مجموعه‌هایی که به ارتباطات متعدد میان پردازنده و حافظه نیاز دارند اهمیت دارد.

برای مثال، یک شتاب‌دهنده پردازشی ممکن است لازم باشد داده‌ها را هم‌زمان از مسیرهای مختلف دریافت کند.

افزایش تراکم اتصالات می‌تواند ظرفیت طراحی چنین مسیرهایی را بیشتر کند.

اما باید توجه داشت که عدد ۲۰ میکرومتر به فاصله میان اتصالات مربوط است، نه اندازه ترانزیستورهای پردازنده.

این دو مشخصه در بخش‌های متفاوتی از فناوری نیمه‌رسانا قرار دارند.

همچنین دستیابی به فاصله کمتر لزوماً به معنی بهتر بودن همه ویژگی‌های مجموعه نیست.

دقت هم‌ترازی، کیفیت اتصال، تغییرات حرارتی و قابلیت اطمینان در بلندمدت نیز باید بررسی شوند.

imec در اطلاعیه جدید عدد مستقلی درباره سرعت نهایی انتقال داده یا میزان صرفه‌جویی انرژی برای یک پردازنده تجاری مشخص اعلام نکرده است.

مسیرهای عمودی TSV چگونه کار می‌کنند؟

یکی دیگر از ویژگی‌های اینترپوزر جدید، استفاده از اتصالاتی به نام Through-Silicon Via یا TSV است.

TSV مسیر رسانایی است که از ضخامت لایه سیلیکونی عبور می‌کند و امکان انتقال سیگنال میان دو سمت آن را فراهم می‌سازد.

به زبان ساده، به‌جای آنکه تمام ارتباطات فقط روی سطح یک قطعه حرکت کنند، بعضی مسیرها می‌توانند از داخل لایه سیلیکونی عبور کنند.

در ساخت این مسیرها، ابتدا حفره‌های بسیار کوچک با روش‌های دقیق تولید نیمه‌رسانا ایجاد می‌شوند.

سپس ساختار مناسب برای عایق‌کاری و هدایت الکتریکی در آن‌ها شکل می‌گیرد.

این اتصالات عمودی در کنار مسیرهای فلزی افقی، شبکه‌ای سه‌بعدی از ارتباطات ایجاد می‌کنند.

در اینترپوزر، چنین ساختاری می‌تواند ارتباط میان چیپلت‌های قرارگرفته در قسمت بالایی و زیرلایه بسته‌بندی در بخش پایینی را فراهم کند.

البته طراحی TSVها به کنترل دقیق فرایند ساخت نیاز دارد.

ابعاد حفره‌ها، ویژگی‌های مواد و تنش‌های مکانیکی همگی می‌توانند بر کیفیت محصول تأثیر بگذارند.

imec اعلام کرده فناوری جدیدش ترکیبی از TSV و چندین لایه فلزی برای انتقال سیگنال را در بر می‌گیرد.

چرا حافظه‌های پرسرعت به اتصالات متراکم نیاز دارند؟

در بسیاری از سامانه‌های هوش مصنوعی، محدودیت اصلی فقط تعداد عملیات محاسباتی پردازنده نیست.

تراشه باید بتواند داده‌های لازم را با سرعت مناسب دریافت کند.

اگر پردازنده توان انجام حجم بزرگی از محاسبات را داشته باشد، اما داده‌ها به‌اندازه کافی سریع به آن نرسند، بخش‌هایی از ظرفیت پردازشی بلااستفاده می‌مانند.

به همین دلیل، حافظه‌های پهن‌باند بالا یا HBM در برخی شتاب‌دهنده‌های هوش مصنوعی اهمیت ویژه‌ای پیدا کرده‌اند.

این حافظه‌ها برای انتقال حجم زیاد داده در فاصله کوتاه طراحی شده‌اند.

وقتی حافظه و پردازنده در یک مجموعه بسته‌بندی پیشرفته قرار بگیرند، امکان ایجاد ارتباطات بسیار متراکم میان آن‌ها فراهم می‌شود.

اینترپوزر سیلیکونی می‌تواند یکی از اجزای چنین معماری‌ای باشد.

اما طراحی مسیرهای ارتباطی فقط مسئله تعداد سیم‌ها نیست.

مصرف انرژی، یکپارچگی سیگنال و گرمای ایجادشده نیز باید مدیریت شوند.

imec با آماده کردن بستر طراحی اینترپوزر می‌خواهد امکان بررسی این مسائل را برای گروه‌های بیشتری فراهم کند.

با این حال، خبر جدید به معنی معرفی نسخه تازه‌ای از حافظه HBM یا ساخت یک شتاب‌دهنده کامل نیست.

بسته‌بندی 2.5D چه تفاوتی با 3D دارد؟

در صنعت نیمه‌رسانا از اصطلاحات 2.5D و 3D برای توصیف بعضی معماری‌های بسته‌بندی پیشرفته استفاده می‌شود.

در یک معماری 2.5D، چند تراشه می‌توانند در کنار یکدیگر روی اینترپوزر قرار بگیرند.

این لایه وظیفه ایجاد ارتباطات متراکم میان تراشه‌ها را برعهده دارد.

در مقابل، بسته‌بندی سه‌بعدی می‌تواند شامل قرار گرفتن مستقیم تراشه‌ها روی یکدیگر باشد.

البته این دسته‌بندی‌ها همیشه مرز کاملاً ساده‌ای ندارند و بعضی محصولات از ترکیب روش‌های مختلف استفاده می‌کنند.

مزیت مهم معماری 2.5D این است که می‌توان تراشه‌هایی با وظایف متفاوت را در یک مجموعه نزدیک به یکدیگر قرار داد.

اما بسته‌بندی سه‌بعدی نیز ممکن است برای بعضی کاربردها امکان افزایش تراکم اتصال و کاهش فاصله فیزیکی را فراهم کند.

روش مناسب به نیاز محصول بستگی دارد.

برای مثال، گرمای ایجادشده در یک مجموعه بسیار متراکم می‌تواند یکی از عوامل تعیین‌کننده باشد.

در پروژه NanoIC، اینترپوزر سیلیکونی یکی از چند فناوری مورد بررسی برای اتصال تراشه‌ها است و قرار نیست تنها راه‌حل همه کاربردها باشد.

کیت طراحی PDK چه کاربردی دارد؟

یکی از مهم‌ترین بخش‌های اعلامیه imec، برنامه انتشار کیت طراحی فرایند یا Process Design Kit است.

این ابزار معمولاً با نام اختصاری PDK شناخته می‌شود.

PDK مجموعه‌ای از اطلاعات، قواعد طراحی و مدل‌های فنی است که به مهندسان کمک می‌کند مدار یا ساختار موردنظر را مطابق قابلیت‌های یک فرایند ساخت مشخص طراحی کنند.

برای مثال، ممکن است یک کارخانه بتواند مسیرهای فلزی را فقط با حداقل فاصله مشخصی تولید کند.

اگر طراحی مهندس این محدودیت را رعایت نکند، ساخت قطعه ممکن است با مشکل مواجه شود.

PDK چنین قواعدی را در اختیار نرم‌افزارهای طراحی قرار می‌دهد.

به این ترتیب، مهندسان می‌توانند پیش از تولید فیزیکی، طرح خود را بررسی کنند و بعضی خطاهای مرتبط با محدودیت فرایند ساخت را شناسایی کنند.

imec اعلام کرده نخستین نسخه PDK اینترپوزر سیلیکونی برای اوایل سال ۲۰۲۷ برنامه‌ریزی شده است.

این ابزار قرار است در محیط‌های طراحی متداول صنعت، از جمله نرم‌افزارهای شرکت‌های Cadence و Synopsys، قابل استفاده باشد.

با این حال، انتشار نسخه اولیه به معنی آماده شدن فوری فرایند برای تولید انبوه نیست.

استارتاپ‌ها چگونه از این فناوری استفاده می‌کنند؟

دسترسی به فناوری‌های پیشرفته بسته‌بندی تراشه معمولاً با هزینه و پیچیدگی زیادی همراه است.

شرکت‌های بزرگ نیمه‌رسانا منابع مالی و نیروی متخصص لازم برای توسعه فرایندهای اختصاصی را دارند، اما شرایط برای استارتاپ‌های کوچک متفاوت است.

یک شرکت نوپا ممکن است ایده‌ای برای ترکیب پردازنده و حافظه داشته باشد، ولی نتواند تمام زیرساخت موردنیاز برای بررسی آن را فراهم کند.

imec می‌خواهد با توسعه PDK در پروژه NanoIC، دسترسی به اطلاعات طراحی را برای گروه‌های واجد شرایط گسترش دهد.

این ابزار می‌تواند به مهندسان کمک کند قبل از صرف هزینه‌های بزرگ ساخت، امکان اجرای معماری موردنظر را ارزیابی کنند.

برای مثال، یک استارتاپ ممکن است بخواهد چند چیپلت اختصاصی را با حافظه پرسرعت در یک مجموعه قرار دهد.

با استفاده از محیط طراحی سازگار، می‌تواند مسیرهای ارتباطی، قواعد هندسی و بعضی محدودیت‌های فرایند را بررسی کند.

البته طراحی مجازی، جایگزین کامل ساخت نمونه فیزیکی نیست.

مسائلی مانند قابلیت اطمینان، تغییرات تولید و عملکرد حرارتی باید در مراحل بعدی آزمایش شوند.

همچنین شرایط دسترسی به کیت‌های طراحی ممکن است به برنامه‌ها و ضوابط مشارکت در پروژه وابسته باشد.

سه فناوری متفاوت در پروژه NanoIC

اینترپوزر سیلیکونی تنها فناوری اتصال پیشرفته‌ای نیست که در NanoIC توسعه داده می‌شود.

imec در کنار آن به دو روش دیگر نیز اشاره کرده است.

روش نخست استفاده از اینترپوزرهای مبتنی بر لایه بازتوزیع اتصالات یا RDL است.

در این روش، مسیرهای ارتباطی می‌توانند با استفاده از لایه‌های فلزی و ساختارهای مناسب بسته‌بندی ایجاد شوند.

imec می‌گوید این گزینه ممکن است برای بعضی طراحی‌ها راهکاری کم‌هزینه‌تر ارائه کند.

روش دوم، اتصال هیبریدی تراشه به ویفر یا Die-to-Wafer Hybrid Bonding است.

این فناوری برای ایجاد اتصال بسیار متراکم میان قطعات نیمه‌رسانا مورد استفاده قرار می‌گیرد.

در بعضی طراحی‌ها، اتصال مستقیم سطوح مناسب می‌تواند نیاز به ساختارهای بزرگ‌تر اتصال را کاهش دهد.

هرکدام از این سه فناوری ویژگی‌ها و محدودیت‌های مخصوص خود را دارند.

به همین دلیل، نمی‌توان بدون بررسی نیاز محصول گفت یک روش همیشه برتر است.

پروژه NanoIC می‌خواهد ابزارهایی فراهم کند که مهندسان بتوانند این گزینه‌ها را کنار یکدیگر بررسی کنند.

برنامه NanoIC در سال‌های ۲۰۲۷ و ۲۰۲۸

طبق برنامه اعلام‌شده، اولین نسخه کیت طراحی اینترپوزر سیلیکونی در اوایل سال ۲۰۲۷ عرضه خواهد شد.

در مقاله فنی NanoIC آمده است که این نسخه اولیه برای بررسی مسیرهای طراحی در نظر گرفته شده و به گروه‌های واجد شرایط اروپایی امکان آشنایی با فناوری را می‌دهد.

قرار است قواعد طراحی اولیه در محیط نرم‌افزارهای استاندارد ارائه شوند.

در مراحل بعدی، ابزارها با داده‌های دقیق‌تر مربوط به سخت‌افزار و ساخت واقعی تکمیل خواهند شد.

همچنین به‌روزرسانی‌هایی برای سال ۲۰۲۸ برنامه‌ریزی شده است.

این روند نشان می‌دهد توسعه یک فناوری بسته‌بندی پیشرفته فقط با انتشار یک خبر به پایان نمی‌رسد.

ابتدا باید مبنای فنی فرایند مشخص شود.

سپس ابزارهای طراحی آماده می‌شوند و در ادامه، نتایج آزمایش‌های فیزیکی برای بهبود مدل‌ها مورد استفاده قرار می‌گیرند.

هدف بلندمدت NanoIC آن است که امکان ساخت نمونه‌های سیلیکونی واقعی براساس این طراحی‌ها در خط پایلوت فراهم شود.

اما هنوز زمان قطعی تولید تجاری یک محصول نهایی مبتنی بر اینترپوزر اعلام نشده است.

نقش اتحادیه اروپا در توسعه این فناوری

پروژه NanoIC بخشی از تلاش اروپا برای تقویت ظرفیت پژوهش و توسعه صنعت نیمه‌رسانا است.

این برنامه با حمایت مشترک نهادهای اروپایی و کشورهای مشارکت‌کننده اجرا می‌شود.

براساس اطلاعیه imec، منابع مالی آن از جمله از طریق برنامه‌های Digital Europe و Horizon Europe و مشارکت کشورهای بلژیک، فرانسه، آلمان، فنلاند، ایرلند و رومانی تأمین می‌شود.

هدف از ایجاد چنین زیرساختی فقط توسعه یک فناوری خاص نیست.

اروپا می‌خواهد دانشگاه‌ها، مراکز پژوهشی و شرکت‌های طراحی تراشه به ابزارهایی دسترسی داشته باشند که برای توسعه نسل‌های آینده محصولات نیمه‌رسانا ضروری هستند.

بسته‌بندی پیشرفته در سال‌های اخیر به یکی از بخش‌های مهم زنجیره تولید تراشه تبدیل شده است.

حتی اگر یک شرکت بتواند چیپلت قدرتمندی طراحی کند، برای تبدیل آن به محصول نهایی به فناوری اتصال و مونتاژ مناسب نیاز دارد.

تقویت این بخش می‌تواند امکان فعالیت گروه‌های بیشتری را در زنجیره ارزش نیمه‌رسانا فراهم کند.

با این حال، دسترسی به فناوری بسته‌بندی به معنی استقلال کامل اروپا در تمام مراحل تولید تراشه نیست.

مواد اولیه، تجهیزات ساخت و ظرفیت تولید صنعتی همچنان در کشورهای مختلف توزیع شده‌اند.

نرم‌افزارهای Cadence و Synopsys چه نقشی دارند؟

در اطلاعیه imec به دو شرکت شناخته‌شده صنعت طراحی الکترونیکی اشاره شده است: Cadence و Synopsys.

این شرکت‌ها ابزارهای نرم‌افزاری تخصصی برای طراحی و بررسی مدارهای مجتمع تولید می‌کنند.

مهندسان با استفاده از چنین ابزارهایی می‌توانند ساختارهای پیچیده الکترونیکی را پیش از تولید فیزیکی بررسی کنند.

برای مثال، نرم‌افزار می‌تواند به شناسایی برخی مشکلات مرتبط با مسیرهای ارتباطی، قواعد طراحی و ویژگی‌های الکتریکی کمک کند.

PDK جدید imec قرار است با محیط‌های استاندارد این صنعت سازگار باشد.

این موضوع اهمیت دارد، زیرا شرکت‌های طراحی تراشه معمولاً از مجموعه نرم‌افزارهای تخصصی موجود در فرایند توسعه خود استفاده می‌کنند.

اگر فناوری جدید فقط با یک ابزار ناشناخته و کاملاً مستقل کار کند، استفاده از آن ممکن است برای بعضی سازمان‌ها دشوارتر شود.

اما سازگاری با نرم‌افزارهای متداول می‌تواند یادگیری و ارزیابی فناوری را ساده‌تر کند.

با این حال، نرم‌افزار طراحی به‌تنهایی تولید فیزیکی را انجام نمی‌دهد.

پس از تکمیل طراحی، به فرایند ساخت، مونتاژ و آزمون محصول نیاز خواهد بود.

آیا این فناوری سرعت هوش مصنوعی را افزایش می‌دهد؟

یکی از پرسش‌های مهم درباره اینترپوزرهای پیشرفته، تأثیر احتمالی آن‌ها بر عملکرد پردازنده‌های هوش مصنوعی است.

در پردازش‌های سنگین، جابه‌جایی اطلاعات میان حافظه و واحد محاسباتی اهمیت زیادی دارد.

اگر معماری جدید بتواند مسیرهای ارتباطی متراکم‌تر و کوتاه‌تری ایجاد کند، ممکن است شرایط مناسب‌تری برای انتقال حجم زیاد داده فراهم شود.

این موضوع می‌تواند در طراحی شتاب‌دهنده‌های آینده مورد استفاده قرار گیرد.

اما برای محاسبه افزایش سرعت واقعی به اطلاعات بیشتری نیاز است.

پهنای باند حافظه، تعداد واحدهای پردازشی، نوع الگوریتم و ساختار نرم‌افزار همگی بر عملکرد نهایی تأثیر دارند.

imec در خبر ۱۰ نوامبر عدد مشخصی برای افزایش سرعت یک مدل هوش مصنوعی اعلام نکرده است.

همچنین هیچ تراشه تجاری جدیدی با نتیجه آزمایش مستقل معرفی نشده است.

بنابراین درست نیست گفته شود فناوری تازه سرعت تمام پردازنده‌های هوش مصنوعی را به مقدار معینی افزایش خواهد داد.

نتیجه قطعی فعلی، آماده شدن یک مبنای فنی برای طراحی اتصالات متراکم‌تر در مجموعه‌های چندتراشه‌ای است.

چه مشکلاتی برای تولید صنعتی باقی مانده است؟

هر فناوری جدید بسته‌بندی نیمه‌رسانا پیش از ورود به تولید انبوه باید مجموعه‌ای از آزمون‌ها را پشت سر بگذارد.

یکی از مسائل مهم، دقت قرارگیری تراشه‌ها روی اینترپوزر است.

وقتی فاصله اتصالات بسیار کوچک باشد، خطای هم‌ترازی می‌تواند بر کیفیت اتصال اثر بگذارد.

مسئله دیگر، تغییر ابعاد مواد در اثر گرما است.

قطعات مختلف یک مجموعه ممکن است هنگام افزایش یا کاهش دما به میزان متفاوتی منبسط یا منقبض شوند.

اگر طراحی مکانیکی مناسب نباشد، این اختلاف می‌تواند به اتصالات فشار وارد کند.

همچنین مسیرهای فلزی باید از نظر کیفیت سیگنال و قابلیت اطمینان بررسی شوند.

در محصولاتی که برای مدت طولانی زیر بار محاسباتی سنگین فعالیت می‌کنند، مدیریت گرما اهمیت ویژه‌ای دارد.

به همین دلیل، آماده شدن قواعد طراحی فقط یکی از مراحل توسعه محسوب می‌شود.

imec باید در ادامه، اطلاعات به‌دست‌آمده از ساخت و آزمایش نمونه‌ها را برای دقیق‌تر کردن ابزارها استفاده کند.

چرا این خبر برای آینده صنعت تراشه اهمیت دارد؟

صنعت نیمه‌رسانا در حال حرکت به سمتی است که عملکرد پردازنده‌ها فقط به کوچک‌تر شدن ترانزیستورها وابسته نباشد.

نحوه کنار هم قرار دادن تراشه‌ها، ارتباط آن‌ها با حافظه و فناوری بسته‌بندی نیز به عوامل مهمی در طراحی محصولات تبدیل شده‌اند.

در چنین شرایطی، دسترسی به ابزارهای طراحی اینترپوزر می‌تواند برای شرکت‌های کوچک و مراکز پژوهشی اهمیت زیادی داشته باشد.

پروژه NanoIC تلاش می‌کند بخشی از این زیرساخت را در اروپا توسعه دهد و امکان بررسی معماری‌های پیشرفته را برای گروه‌های بیشتری فراهم کند.

اما آنچه در ۱۰ نوامبر ۲۰۲۶ اعلام شده، هنوز آغاز یک مسیر طولانی‌تر است.

imec فرایند مرجع ساخت اینترپوزر سیلیکونی را آماده کرده و اکنون می‌خواهد آن را به کیت طراحی قابل استفاده تبدیل کند.

انتشار نسخه اولیه این ابزار برای اوایل ۲۰۲۷ برنامه‌ریزی شده و توسعه نسخه‌های دقیق‌تر در مراحل بعدی ادامه خواهد داشت.

اگر این برنامه موفق پیش برود، طراحان تراشه می‌توانند پیش از ساخت فیزیکی، گزینه‌های مختلف اتصال چیپلت‌ها و حافظه را بررسی کنند و برای نسل تازه‌ای از سامانه‌های هوش مصنوعی آماده شوند.

با این حال، میزان تأثیر واقعی این فناوری بر قیمت، مصرف انرژی و سرعت پردازنده‌های تجاری زمانی مشخص خواهد شد که نمونه‌های فیزیکی ساخته شوند و نتایج آن‌ها در شرایط عملی بررسی شود.

منبع: imec، NanoIC، Bits&Chips